#### (12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



# 

(43) Internationales Veröffentlichungsdatum 12. Dezember 2002 (12.12.2002)

PCT

(10) Internationale Veröffentlichungsnummer WO 02/099907 A1

(51) Internationale Patentklassifikation7: 51/40

H01L 51/20,

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]: Wittelsbacherplatz 2, 80333 München (DE).

(21) Internationales Aktenzeichen: PCT/DE02/01948

(72) Erfinder; und

(22) Internationales Anmeldedatum:

27. Mai 2002 (27.05.2002)

(75) Erfinder/Anmelder (nur für US): BERNDS, Adolf [DE/DE]; Adalbert-Stifter-Strasse 11, 91083 Baiersdorf (DE). FIX, Walter [DE/DE]; Mühlstrasse 20a, 90762 Fürth (DE).

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22 16 34, 80506 München (DE)

(30) Angaben zur Priorität:


101 26 860.2

1. Juni 2001 (01.06.2001) DE (81) Bestimmungsstaaten (national): JP, US.

[Fortsetzung auf der nächsten Seite]

(54) Title: ORGANIC FIELD EFFECT TRANSISTOR, METHOD FOR PRODUCTION AND USE THEREOF IN THE ASSEM-BLY OF INTEGRATED CIRCUITS

(54) Bezeichnung: ORGANISCHER FELDEFFEKT-TRANSISTOR, VERFAHREN ZU SEINER HERSTELLUNG UND VER-WENDUNG ZUM AUFBAU INTEGRIERTER SCHALTUNGEN



WO 02/099907 A1

- (57) Abstract: The invention relates to an OFET, in which the gate (2) and source and drain electrodes (5) are embedded in the insulation layer (3). The structuring of the insulation layer is carried out by means of a stamping technique, with which high resolution conducting structures can be produced and the OFET has a high power capacity.
- (57) Zusammenfassung: Die Erfindung betrifft ein OFET, bei dem Gate-(2) sowie Source- und Drain-Elektroden (5) in der Isolatorschicht (3) eingebettet sind. Die Strukturierung der Isolatorschicht erfolgt durch eine Prägetechnik, wodurch hochaufgelöste leitfähige Strukturen ausgebildet werden können und der OFET eine hohe Leistungsfähigkeit ausweist.

DRAFT

BEST AVAILABLE COPY

# WO 02/099907 A1



(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

#### Erklärungen gemäß Regel 4.17:

- hinsichtlich der Berechtigung des Anmelders, ein Patent zu beantragen und zu erhalten (Regel 4.17 Ziffer ii) für die folgenden Bestimmungsstaaten JP, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
- Erfindererklärung (Regel 4.17 Ziffer iv) nur für US

#### Veröffentlicht:

- mit internationalem Recherchenbericht
- vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Noies on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

1

#### Beschreibung

Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen

5

Die Erfindung betrifft einen organischen Feldeffekt-Transistor (OFET), ein Verfahren zu dessen Herstellung sowie die Verwendung dieses OFETs zum Aufbau integrierter Schaltungen.

10 Feldeffekt-Transistoren (OFETs) spielen auf allen Gebieten der Elektronik eine zentrale Rolle. Bei ihrer Herstellung müssen mehrere organischen Schichten übereinander strukturiert werden. Das ist mit herkömmlicher Photolithographie, welche eigentlich zur Strukturierung von anorganischen Materialien dient, nur sehr eingeschränkt möglich. Die bei der Photolithographie üblichen Arbeitsschritte greifen bzw. lösen die organischen Schichten an und machen diese somit unbrauchbar. Das geschieht beispielsweise beim Aufschleudern, beim Entwickeln und beim Ablösen eines Photolackes.

20

25

30

35

Ein wesentlicher Faktor für die Güte eines OFETs und damit einer daraus aufgebauten integrierten Schaltung ist jedoch die Unversehrtheit und Stabilität der einzelnen Funktions-schichten und für die Leistungsfähigkeit ist insbesondere eine hohe Auflösung bzw. Feinheit der Source- und Drain-Elektroden wesentlich.

Zur Ausbildung feinster strukturierter Funktionsschichten auf einem Substrat wurde bereits eine Prägetechnik vorgeschlagen, bei der in einer Schicht mit einem entsprechend oberflächenstrukturierten Stempel Vertiefungen eingeprägt und konserviert werden. Diese Vertiefungen werden dann mit dem Material der nachfolgenden Funktionsschicht aufgefüllt. Ein solches Verfahren und damit erzeugte OFETs sind in der deutschen Patentanmeldung DE 10061297.0 der Anmelderin beschrieben. Hier werden die Vertiefungen jedoch in einer zusätzlichen Schicht erzeugt.

2

Aufgabe der Erfindung ist es, einen vereinfachten, kompakten Aufbau für ein OFET anzugeben, der dessen Herstellung im Massenherstellungsmaßstab kostengünstig erlaubt. Dabei soll gleichzeitig die Leistungsfähigkeit und Stabilität des OFETs gewährleistet bleiben.

Gegenstand der vorliegenden Erfindung ist ein organischer Feldeffekt-Transistor, welcher

10

- eine Gate-Elektrode
- eine Isolatorschicht
- eine Halbleiterschicht
- in dieser Reihenfolge auf einem Substrat umfasst, wobei in der Isolatorschicht die Source- und Drain-Elektroden sowie die Gate-Elektrode eingebettet sind.
- Vorteil des erfindungsgemäß gestalteten OFETs ist, dass der

  Transistoraufbau wesentlich vereinfacht, die Qualität des
  Isolators verbessert und der Halbleiter als oberste Schicht
  ermöglicht wird. Letzteres ist insbesondere von Vorteil, da
  die Halbleitermaterialien bzw. -schichten die empfindlichsten
  Komponenten in einem solchen System sind. Mit anderen Worten,
  die Halbleiterschicht wird keinen weiteren Prozessschritten
  mehr ausgesetzt. Im Vergleich zu herkömmlichen OFETs entfällt
  desweiteren eine ganze Schicht, was letztendlich den OFET im
  Vergleich zum Stand der Technik dünner macht. Vor allem wird
  ein Prozessschritt zur Erzeugung der zusätzlichen Schicht
  eingespart.

Die Isolatorschicht wird vorzugsweise aus einem selbsthärtenden oder einem UV- oder wärmehärtbaren Polymermaterial gebildet und mittels einer Prägetechnik für die Aufnahme der Source- und Drain-Elektrode(n) strukturiert. Dazu ist die gewünschte Strukturierung für die Anlage der Source- und Drain-Elektrode(n) als Positiv auf einem Prägestempel ausgebildet

3

und wird damit in die ungehärtete Isolatorschicht übertragen. Die Struktur wird durch Aushärten konserviert. Durch die erfindungsgemäß angewendete Prägetechnik in Verbindung mit der Aushärtung des Isolatormateriales lassen sich feinste, diskrete und permanente Spuren bzw. Vertiefungen für die Leiterbahnen bzw. Elektroden erzeugen.

Damit ist erfindungsgemäß auch gewährleistet, dass der Abstand l zwischen Source- und Drain-Elektrode kleiner als 20 µm, insbesondere kleiner 10 µm und vorzugsweise zwischen 2 bis 5 µm beträgt, was einer Höchstauflösung und damit höchster Leistungskapazität eines OFETs entspricht.

Die vorliegende Erfindung betrifft auch ein Verfahren zur

Herstellung eines OFETs mit insbesondere Bottom-Gate-Struktur, bei dem man auf einem Substrat eine Gate-Elektrode aufbringt, darüber eine Isolatorschicht aus einem härtenden Material ausbildet, in der ungehärteten Isolatorschicht mittels
eines Prägestempels die Struktur für die Source- und DrainElektrode(n) erzeugt und durch Aushärten des Isolatormateriales konserviert, die konservierte Struktur mit einem leitfähigen Material auffüllt und darüber die Halbleiterschicht
ausbildet.

Wie gesagt, bestehen die Vorteile in einem vereinfachten Transistoraufbau. Es wird nur eine einzige Isolatorschicht verwendet, welche gleichzeitig Träger der Source- und Drain-Elektroden und Isolator ist. Demgegenüber sieht der normale Herstellungsprozess für jede der beiden Funktionen eine gesonderte Schicht vor. Die Einsparung einer ganzen Schicht bedeutet nicht nur Material-, sondern auch Kosteneinsparung.

Die Qualität des Isolators ist verbessert. Ein Grund dafür ist, dass die Isolatoroberfläche durch das Prägeverfahren geglättet wird und zwar dort, wo es für die Transistorfunktion am wichtigsten ist, nämlich an der Grenzfläche von Halbleiter und Isolator.

4

Auch ist der Isolator optimal für die Aufnahme des Halbleiters vorkonditioniert, da er aufgrund der Aushärtung nicht mehr vom Lösungsmittel des Halbleiters während dessen Auftrag angreifbar ist. Das bedeutet auch eine große Freiheit bei der Auswahl des Lösungsmittels, in dem der Halbleiter zum Auftragen und Ausbilden der Schicht gelöst werden kann.

Das (selbst) härtende Material für die Isolationsschicht wird vorzugsweise aus Epoxiden und Acrylaten ausgewählt. Diese Materialien können so konditioniert werden bzw. sein, dass sie beispielsweise bereits unter der Einwirkung von Luftsauerstoff aushärten und/oder durch Einwirkung von UV-Licht und/oder Wärme. Diese Polymere lassen sich entweder aus der Lösung oder in Form flüssiger UV-Lacke auftragen, entweder durch Spin-Coaten oder Drucken, wodurch eine große Homogenität der Schicht gewährleistet werden kann.

Das leitfähige Material zur Ausbildung der Elektroden kann
20 aus organischen leitfähigen Materialien und partikelgefüllten
Polymeren ausgewählt werden. Leitfähige organische Materialien sind beispielsweise dotiertes Polyethylen oder dotiertes
Polyanilin. Partikelgefüllte Polymere sind solche, welche
leitfähige, meist anorganische Partikel in dichter Packung
25 enthalten. Das Polymer selbst kann dann leitfähig oder nichtleitfähig sein. Die leitfähigen anorganischen Partikel sind
bespielsweise Silber oder andere metallische Teilchen sowie
Graphit oder Carbon Black.

Vorzugsweise wird man das leitfähige Material in die vorgegebene Strukturierung des Isolators einrakeln. Die Rakelmethode liefert den Vorteil, dass die Auswahl des leitfähigen Materiales nahezu unbegrenzt ist, wobei eine gleichförmige Ausfüllung der Strukturierung gewährleistet wird.

5

Das erfindungsgemäße Verfahren kann auch so ausgestaltet werden, dass es kontinuierlich geführt wird, was einen höheren Produktionsauswurf gewährleistet.

- Da es sich bei den erfindungsgemäß ausgestalteten OFETs um solche hoher Qualität und Leistungsfähigkeit handelt, eignen sie sich insbesondere zum Aufbau integrierter Schaltungen, welche auch all-organisch sein können.
- 10 Im Folgenden wird das erfindungsgemäße Verfahren und der Aufbau des erfindungsgemäßen OFETs anhand von schematischen Figuren 1 bis 6 näher erläutert.
- Zunächst wird gemäß Fig. 1 auf einem Substrat 1, das beispielsweise eine dünne Glasfolie oder eine Polyethylen-, Polyimid- oder Polyterephthalatfolie sein kann, eine GateElektrode 2 strukturiert. Die Gate-Elektrode 2 kann aus metallischem oder nicht-metallischem organischem Material bestehen. Unter den metallischen Leitern kann man an Kupfer,
- Aluminium, Gold oder Indium-Zinn-Oxid denken. Organische leitende Materialien sind dotiertes Polyanilin oder Polyethylen oder partikelgefüllte Polymere. Je nach Auswahl des leitenden Materiales erfolgt die Strukturierung der Gate-Elektrode entweder durch Aufdrucken oder lithographische Strukturierung.

25

35

Über der Gate-Elektrode 2 und auf dem Substrat 1 wird nun gemäß Fig. 2 die Isolatorschicht 3 aufgetragen. Dies kann durch Spin-Coaten oder Bedrucken erfolgen. Die Isolatorschicht 3 wird vorzugsweise aus einem UV-härtenden oder wärmehärtenden Material, wie Epoxid oder Acrylat, erzeugt.

Gemäß Fig. 3 wird in der nicht ausgehärteten Isolatorschicht 3 mittels eines Prägestempels 4, der die Struktur der Sourceund Drain-Elektrode(n) in Positivform trägt, diese gewünschte Struktur eingeprägt. Die Isolatorschicht 3 wird dann aushärten gelassen oder mittels Einwirkung von UV-Licht oder Wärme ausgehärtet und der Stempel 4-dann entfernt.

Wie aus Fig. 4 ersichtlich ist, ist die für die Source- und Drain-Elektroden vorgesehene Struktur in der Isolatorschicht 3' permanent und konturenscharf konserviert.

5

10

15

In die erzeugten Vertiefungen bzw. Spuren wird gemäß Fig. 5 nun das leitfähige Material 5 eingefüllt. Das geschieht aufgrund der oben angegebenen Vorteile vorzugsweise mit Hilfe einer Rakel. Dazu geeignete Materialien sind ebenfalls oben erwähnt.

Gemäß Fig. 6 wird nun noch die Halbleiterschicht, welche aus konjugierten Polymeren, wie Polythiophenen, Polythienylenen oder Polyfluorenderivaten aus einer Lösung verarbeitbar sind, aufgetragen. Das Auftragen kann hier durch Spin-Coaten, Rakeln oder Bedrucken erfolgen. Für den Aufbau der Halbleiterschicht eignen sich auch sogenannte "small molecules" d.h. Oligomere wie Sexithiophen oder Pentacen, die durch eine Vakuumtechnik auf das Substrat aufgedampft werden.

20

25

30

Aufgrund der Unempfindlichkeit der ausgehärten Isolatorschicht können für das Auftragen der Halbleiterschicht die verschiedensten Lösungsmittel und damit die für das gesamte Herstellungsverfahren jeweils geeigneste Auftragstechnik ausgewählt werden.

Das vorgeschlagene Herstellungsverfahren ist für die großtechnische Anwendung geeignet. Es können gleichzeitig viele verschiedene OFETs in einem kontinuierlichen Verfahren bei durchlaufendem Band erzeugt werden.

WO 02/099907

20

25

7

#### Patentansprüche

- 1. Organischer Feldeffekt-Transistor, welcher
- 5 eine Gate-Elektrode (2)
  - eine Isolatorschicht (3')
  - eine Halbleiterschicht (6)
- in dieser Reihenfolge auf einem Substrat (1) umfasst, wo10 bei in der Isolatorschicht (3') die Source- und DrainElektrode(n) eingebettet sind.
- Organischer Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass die Isolatorschicht (3') aus einem UV- oder wärmehärtbaren Material gebildet ist.
  - 3. Organischer Feldeffekt-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Isolatorschicht (3') mittels einer Prägetechnik für die Aufnahme der Source- und Drain-Elektrode(n) strukturiert ist.
  - 4. Organischer Feldeffekt-Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Abstand 1 zwischen Source- und Drain-Elektrode kleiner 20 μm, insbesondere kleiner 10 μm und vorzugsweise zwischen 2 bis 5 μm beträgt.
- 5. Verfahren zur Herstellung eines OFETs mit Bottom-GateStruktur nach einem der Ansprüche 1 bis 4, bei dem man
  auf einem Substrat (1) eine Gate-Elektrode (2) aufbringt,
  darüber eine Isolatorschicht (3) aus einem härtenden Material ausbildet, in der ungehärteten Isolatorschicht (3)
  mittels eines Prägestempels (4) die Struktur für die
  Source- und Drain-Elektrode(n) erzeugt und durch Aushärten des Isolatormaterials konserviert, die konservierte
  Struktur mit einem leitfähigen Material auffüllt und darüber die Halbleiterschicht (6) ausbildet.

8

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass man das härtende Material für die Isolatorschicht (3') aus Epoxiden und/oder Acrylaten auswählt.

5

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass man das leitfähige Material zur Ausbildung der E-lektroden aus organischen leitfähigen Materialien und partikelgefüllten Polymeren auswählt.

10

8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass man das leitfähige Material in die vorgegebene Strukturierung für den Isolator (3') einrakelt.

15

- 9. Verfahren nach einem der Ansprüche 5 bis 8, das als kontinuierliches Verfahren mit einem durchlaufenden Band durchgeführt wird.
- 20 10. Verwendung eines OFETs nach einem der Ansprüche 1 bis 4 oder 5 bis 9 beim Aufbau integrierter Schaltungen.





Fig. 2














# INTERNATIONAL SEARCH REPORT

In thous Application No PCT/DE 02701948

			PC1/DE 02/01948			
A. GLASS	IFICATION OF SUBJECT MATTER H01L51/20 H01L51/40					
According t	o International Patent Classification (IPC) or to bour national classific	audi aju iPC				
B. FIELDS	SEARCHED		•			
Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L						
	tion searched other than minimum documentation to the extent that a					
	lata base consulted during the International search (name of data baternal, PAJ, WPI Data, INSPEC, IBM-		search terms used)			
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT	· · · · · · · · · · · · · · · · · · ·				
Category *	Citation of document, with indication, where appropriate, of the rel	levant passages	Relevant to claim No.			
A	GUO L ET AL: "NANOSCALE SILICON EFFECT TRANSISTORS FABRICATED USI IMPRINTLITHOGRAPHY" APPLIED PHYSICS LETTERS, AMERICAN	ING	1-10			
	INSTITUTE OF PHYSICS. NEW YORK, US, vol. 71, no. 13, 29 September 1997 (1997-09-29), pages 1881-1883, XP000725821 ISSN: 0003-6951 the whole document					
A	US 5 854 139 A (KONDO KATSUMI -ET 29 December 1998 (1998-12-29) column 9, line 10 - line 15 column 16, line 43 - line 49; fig column 16, line 18 - line 31		1-10			
	-	-/				
	her documents are listed in the continuation of box C.	X Patent family m	nembers are listed in annex.			
Special categories of cited documents:      A document defining the general state of the art which is not considered to be of particular relevance      E earlier document but published on or after the international      Comment of particular relevance invention      Comment of particular relevance; the claimed invention						
*L* docume which	late ent which may throw doubts on priority claim(s) or is clied to establish the publication date of another n or other special reason (as specified)	cannot be considered involve an inventive  "Y" document of particular  "Y" document of	ar relevance; the claimed invention ed novel or cannot be considered to e step when the document is taken alone ar relevance; the claimed invention			
"O" docume other r	ent referring to an oral disclosure, use, exhibition or means and published prior to the international filling date but	document is combined in the art.	ed to involve an inventive step when the ned with one or more other such docu- nation being obvious to a person skilled			
	nan the priority date claimed actual completion of the international search	*&* document member of the Date of malling of the	of the same patent family			
24 September 2002 04/10/2002						
Name and n	nalling address of the ISA European Patent Office, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk	Authorized officer				
	Tel. (+31-70) 340-2040, Tx. 31 651 apo ni, Fax: (+31-70) 340-3016	Agne, M				

#### INTERNATIONAL SEARCH REPORT

In attonal Application No
PCT/DE 02/01948

C.(Continue	tion) DOCUMENTS CONSIDERED TO BE RELEVANT	PC1/DE 02/01948
Category •	Citation of document, with indication, where appropriate, of the relevant passages	Doloman A 1 1 1
		Relevant to claim No.
A	TORMEN M ET AL: "Thermocurable polymers as resists for imprint lithography" ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 36, no. 11, 25 May 2000 (2000-05-25), pages 983-984, XP006015268 ISSN: 0013-5194 the whole document	2
	•	
-		
l		
	, in the second	
}		
	(continuation of second sheet) (July 1892)	

INTE	INTERNATIONAL SEARCH REPOR Information on patent family members			Ir ational Application No PCT/DE 02/01948		
Patent document cited in search report		Publication date		Patent family member(s)	Publication date	
US 5854139	A	29-12-1998	JP JP US	3246189 B2 8018125 A 5705826 A	15-01-2002 19-01-1996 06-01-1998	
					·	

#### INTERNATIONALER RECHERCHENBERICHT

In Itlonales Aktenzeichen PCT/DE 02/01948

A. KLASS IPK 7	H01L51/20 H01L51/40				
Nach der In	nternationalen Patentklassifikation (IPK) oder nach der nationalen Kla	assifikation und der IPK			
B. RECHE	RCHIERTE GEBIETE				
Recherchie IPK 7	ener Mindestprüfstoff (Klassifikationssystem und Klassifikationssymb H01L	ole )			
	rte aber nicht zum Mindestprüfsloff gehörende Veröffentlichungen, so				
	er Internationalen Recherche konsultierte elektronische Datenbank (Noternal, PAJ, WPI Data, INSPEC, IBM-1		Suchbegriffe)		
C. ALS WE	ESENTLICH ANGESEHENE UNTERLAGEN				
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angab	oe der in Betracht kommenden Teile	Betr. Anspruch Nr.		
А	GUO L ET AL: "NANOSCALE SILICON EFFECT TRANSISTORS FABRICATED US! IMPRINTLITHOGRAPHY" APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, L Bd. 71, Nr. 13, 29. September 1997 (1997-09-29), 1881-1883, XP000725821 ISSN: 0003-6951 das ganze Dokument	ING N US,	1-10		
A	US 5 854 139 A (KONDO KATSUMI ET 29. Dezember 1998 (1998-12-29) Spalte 9, Zeile 10 - Zeile 15 Spalte 16, Zeile 43 - Zeile 49; A 6 Spalte 16, Zeile 18 - Zeile 31	·	1-10		
X Wett	tere Veröffentlichungen sind der Fortsetzung von Feld C zu	X Siehe Anhang Patentfamille			
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen</li> <li>'A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist der Technik definiert, aber nicht ist der Prioritätsdatum veröffentlicht worden ist und mit der Anmeldedatum veröffentlicht worden ist und mit der Anmelden internationalen Anmeldedatum veröffentlicht worden ist und mit der Anmelden zugrundeliegenden Prinzips oder der hir zugrundeliegenden Prinzips oder der</li></ul>					
Datum des /	Abschlusses der Internationalen Recherche  4 September 2002	Absendedatum des Internationalen Rec	therchenberichts		
Name und P	Postanschrift der Internationalen Recherchenbehörde Europäisches Patentami, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk	Bevollmächtigter Bedlensteter			
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl. Fex: (+31-70) 340-3016 Agne, M				

#### INTERNATIONALER RECHERCHENBERICHT

stionales Aktenzeichen PCT/DE 02/01948

		PCI/DE U	2, 01340
C.(Fortsetz Kategorie*	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN  Bezeichnung der Veröffentlichung, soweil erforderlich unter Angabe der in Betracht komme	andan Telle	Betr. Anspruch Nr.
	Committee of the commit		
A	TORMEN M ET AL: "Thermocurable polymers as resists for imprint lithography" ELECTRONICS LETTERS, IEE STEVENAGE, GB, Bd. 36, Nr. 11, 25. Mai 2000 (2000-05-25), Seiten 983-984, XP006015268 ISSN: 0013-5194 das ganze Dokument		2
	·		
	_		
	·		
	·		
!			
			-
ļ			

# INTERNATIONALER RECHERCHENBERICHT

Angaden zu veronentrichungen, die zur seiden Patentramitie genoren

in tionales Aktenzeichen
PCT/DE 02/01948

Im Recherchenbericht angeführtes Patentdokument		Datum der	Mitglied(er) der		Datum der	
		Veröffentlichung	Patentfamilie		Veröffentlichung	
US 5854139	Α	29-12-1998	JP JP US	3246189 8018125 5705826	A	15-01-2002 19-01-1996 06-01-1998

Formblatt PCT/ISA/210 (Anhang Patentiamilie)(Juli 1892)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

fects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.